【YINGSOO提示】文章部分內(nèi)容來源互聯(lián)網(wǎng)，不代表YINGSOO觀點(diǎn)！若有咨詢“科普FPGA一般設(shè)計(jì)流程，含5個(gè)步驟”等有關(guān)服務(wù)器、云主機(jī)租用、托管、配置、價(jià)格問題，請(qǐng)咨詢YINGSOO客服，享受1v1貼心服務(wù)！

　　【爆款推薦】服務(wù)器價(jià)格計(jì)算器 | 美國(guó)G口服務(wù)器 | 日本高防服務(wù)器

　　【主機(jī)答疑】香港云服務(wù)器哪家最穩(wěn)定？小編教你如何選

　　FPGA指的是一款特殊的集成電路，當(dāng)下最常見的集成電路是晶體管集成電路，如CMOS晶體管集成電路。晶體管集成電路是用金屬導(dǎo)線把很多的晶體管聚集組合成邏輯門，儲(chǔ)存單元成為一個(gè)電路，擁有一定的邏輯功能。

　　通常情況，設(shè)計(jì)數(shù)字邏輯電路的時(shí)候沒有進(jìn)行過用導(dǎo)線連接晶體管的實(shí)驗(yàn)。而是用一種硬件描述語(yǔ)言敲代碼，再去運(yùn)行綜合軟件，這樣電路設(shè)計(jì)就完成了。

　　這一流程與現(xiàn)在工業(yè)界常見的ASIC設(shè)計(jì)流程相同。FPGA的設(shè)計(jì)流程一般有5個(gè)步驟：

　　電路設(shè)計(jì)-代碼編寫-功能仿真-綜合實(shí)現(xiàn)-上板調(diào)試。

　　關(guān)于電路設(shè)計(jì)

　　第一步就是根據(jù)需求規(guī)格制定電路設(shè)計(jì)方案。明確了需求目標(biāo)，再把這個(gè)需求一步步細(xì)化分解，得到電路設(shè)計(jì)方案。

　　這個(gè)方案種應(yīng)該包含了決定分成多少個(gè)流水級(jí)/觸發(fā)器/運(yùn)算器，它們位置分別在哪里，相互如何連接，完整的電路狀態(tài)轉(zhuǎn)換是什么樣的等。

　　一般僅需要把電路設(shè)計(jì)細(xì)化到寄存器傳輸級(jí)，不用精確到邏輯門級(jí)別/是晶體管級(jí)別。

　　關(guān)于代碼編寫

　　代碼編寫階段的工作內(nèi)容是完成上一步電路設(shè)計(jì)方案的實(shí)踐，用硬件描述語(yǔ)言表述出來，讓EDA工具讀懂。

　　關(guān)于功能仿真

　　功能仿真階段內(nèi)容是接上一步表達(dá)的HDL語(yǔ)言描述出來的設(shè)計(jì)做出功能仿真驗(yàn)證。主要是利用軟件仿真模擬去查看電路種的邏輯功能行為與最初的設(shè)計(jì)需求是否契合。

　　這一過程一般是主動(dòng)輸入指定的激勵(lì)到電路，看電路輸出與預(yù)期是否相差太大，不符合預(yù)期說明電路邏輯功能存在誤差?？赡芤?yàn)榈谝徊降碾娐吩O(shè)計(jì)發(fā)生誤差，或者在第二步編寫代碼出現(xiàn)不符合的電路設(shè)計(jì)情況。

　　及時(shí)發(fā)現(xiàn)錯(cuò)誤后可以及時(shí)修改，再繼續(xù)進(jìn)行流程。這樣有利于每一步錯(cuò)誤排查節(jié)省時(shí)間經(jīng)歷。

　　因?yàn)閷?duì)電路是在RTL級(jí)建模，所以功能仿真階段可以不擔(dān)心電路的延遲。

　　關(guān)于綜合實(shí)現(xiàn)

　　綜合實(shí)現(xiàn)階段這一過程是HDL代碼到真實(shí)芯片電路。就是編譯器使高級(jí)語(yǔ)言轉(zhuǎn)換成目標(biāo)機(jī)器的二進(jìn)制代碼。

　　可以分為綜合和實(shí)現(xiàn)兩個(gè)子階段。

　　綜合階段：HDL描述的設(shè)計(jì)編譯為由基本邏輯單元連接而成的邏輯網(wǎng)表，不過此時(shí)的網(wǎng)表還不是最終的門級(jí)電路網(wǎng)表。

　　實(shí)現(xiàn)階段：才會(huì)將綜合出的邏輯網(wǎng)表映射為FPGA中的具體電路，即將邏輯網(wǎng)表中的基本邏輯單元映射到FPGA芯片內(nèi)部固有的硬件邏輯模塊上。隨后，基于布局的拓?fù)?，利用FPGA芯片內(nèi)部的連線資源，將各個(gè)映射后的邏輯模塊連接起來。

　　綜合實(shí)現(xiàn)過程正常，EDA工具將生成一個(gè)比特流文件。這個(gè)比特流文件描述的就是最終的電路，該文件只能FPGA芯片讀懂。

　　關(guān)于上板調(diào)試

　　在上板調(diào)試階段就要實(shí)踐這個(gè)電路是否有用了，先把綜合實(shí)現(xiàn)階段生成的比特流文件保存到FPGA芯片中，然后運(yùn)行電路看其工作是否正常，有發(fā)生問題就要調(diào)試、定位出錯(cuò)的原因。

　　綜上，介紹的FPGA一般設(shè)計(jì)流程的脈絡(luò)，以便大家先建立一個(gè)正確的FPGA設(shè)計(jì)流程整體概念。大家有云服務(wù)器、服務(wù)器、高防IP需求歡迎咨詢客服

　　暢銷產(chǎn)品：美國(guó)服務(wù)器租用去首頁(yè)參與活動(dòng)！YINGSOO最新推出Chia奇亞農(nóng)場(chǎng)服務(wù)器、Bzz蜂群挖礦服務(wù)器、Bzz蜂群母雞服務(wù)器、Swarm Bzz挖礦教程【圖文教程】、Swarm Bzz挖礦教程【視頻教程】,《swarm bzz挖礦資料大全》,Bzz節(jié)點(diǎn)租用請(qǐng)咨詢YINGSOO客服！官網(wǎng)www.sddonglingsh.com

版權(quán)聲明：本站文章來源標(biāo)注為YINGSOO的內(nèi)容版權(quán)均為本站所有，歡迎引用、轉(zhuǎn)載，請(qǐng)保持原文完整并注明來源及原文鏈接。禁止復(fù)制或仿造本網(wǎng)站，禁止在非www.sddonglingsh.com所屬的服務(wù)器上建立鏡像，否則將依法追究法律責(zé)任。本站部分內(nèi)容來源于網(wǎng)友推薦、互聯(lián)網(wǎng)收集整理而來，僅供學(xué)習(xí)參考，不代表本站立場(chǎng)，如有內(nèi)容涉嫌侵權(quán)，請(qǐng)聯(lián)系alex-e#qq.com處理。